Nada Nguessaun Youssouf

Student der Informations- und Kommunikationstechnik an der HTW Berlin mit Schwerpunkt Nachrichtentechnik sowie praktischer Erfahrung in Embedded Systems (C, Mikrocontroller), FPGA-Entwicklung (VHDL) und Netzwerktechnik (Cisco). Begeistert von hardwarenaher Softwareentwicklung und digitalen Systemen suche ich eine Werkstudenten- oder Praktikumsstelle, um mein technisches Wissen in anspruchsvollen Projekten anzuwenden und kontinuierlich weiterzuentwickeln. Durch meine mehrjährige Berufserfahrung in einem internationalen Arbeitsumfeld habe ich gelernt, Verantwortung zu übernehmen, effektiv im Team zu arbeiten und mich schnell in neue Aufgaben und Arbeitsumgebungen einzufinden.

• Parkassistenzsystem mit Ultraschall, Labor Mikrocontroller II, HTW Berlin, Teamprojekt (2 Personen), Entwicklung eines Embedded-Systems zur Echtzeit-Abstandsmessung und Warnsignalausgabe auf Basis eines AVR-Mikrocontrollers (AVR32DB28), Distanzmessung via Ultraschallsensor HC-SR04 (Time-of-Flight) in C, Realisierung einer Zustandsautomaten-Logik (FSM) mit Signalstabilisierung (gleitender Mittelwert, Software-Hysterese) zur Rauschunterdrückung, Ansteuerung von LCD-Display, LED-Ampelanzeige und PWM-Buzzer; Datenlogging über UART und Visualisierung der Messdaten in Python
• Entwicklung eines Mikrocontroller-Boards, Projekt IKT, 2. Semester, HTW Berlin, Eigenständige Konzeption und Realisierung eines PIC16F19936-basierten Student Starter Kit (SSK), Analyse der Aufgabenstellung und Erstellung eines Lasten-/Pflichtenhefts (u. a. USB-Spannungsversorgung, ICSP-Schnittstelle, mikroBus, I²C/SPI, kapazitiver Touch), Entwurf des Schaltplans in der CAD-Software Eagle sowie Platinenlayout mit Bauteilplatzierung und Autorouting (100 % Routing-Optimierung), Durchführung des Design Rule Checks (DRC), Inbetriebnahme und Test des realisierten Boards
• Strukturentwurf einer Digitaluhr in VHDL, Modul Hardwarenahe Programmierung, HTW Berlin, Entwicklung und Inbetriebnahme auf FPGA (Zed-Board, Xilinx Vivado), Strukturierter Entwurf der Top-Level-Entity sowie aller Subkomponenten (Zähler, Frequenzteiler, 7-Segment-Decoder) in VHDL, inkl. Component-Instanziierung und Port-Mapping, Synthese, Implementierung (Place & Route) und Aufspielen des Bitstreams auf FPGA (Zed-Board, Xilinx Vivado); Definition von User Constraints (XDC), Erweiterung des Designs um eine 7-Segment-Anzeige durch einen BCD-zu-7-Segment-Decoder-Prozess